Verilog之case語句

verilog設計進階 時間：2014年5月6日星期二 主要收獲： 1. 學會使用case語句； 2. 學會使用隨機函數$random。 $random： 1. 函數說明：$r ...